PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-250876

(43)Date of publication of application: 14.09.2001

(51)Int.CI.

H01L 23/12 H01L 21/60

(21)Application number : 2000-058427

(71)Applicant :

SHINKO ELECTRIC IND CO LTD

(22)Date of filing:

03.03.2000

(72)Inventor:


KOIZUMI NAOYUKI

KOBAYASHI SHOICHI

(54) SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD

(57)Abstract:

PROBLEM TO BE SOLVED: To simplify the process, reduce the cost and meet the demand for multiple pin structures in a semiconductor device with a semiconductor element mounted in a package such as BGA. SOLUTION: The semiconductor device 10 comprises a wiring substrate 11 having a resin layer 12 with a wiring pattern 13 formed on one surface for connecting outer connection terminals 19, and a semiconductor element 14 having projecting electrode terminals 16. The semiconductor element 14 is bonded to the other surface of the resin layer 12 through an adhesive layer 17 and the projecting electrode terminals 16 connected to the wiring pattern 13 after piercing the adhesive layer 17 and the resin layer 12.



LEGAL STATUS

[Date of request for examination]

09.09.2002

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2001-250876 (P2001-250876A)

(43)公開日 平成13年9月14日(2001.9.14)


(51) Int.Cl. ⁷	識別記号	FΙ	テーマコード(参考)
H01L 23/12		H01L 21/6	0 311S 5F044
21/60	3 1 1	23/1	2 L
		21/9	2 602G
			603C
		6 0 4 E	
		審查請求未	諸求 諸求項の数6 OL (全 6 頁)
(21)出願番号	特顧2000-58427(P2000-58427)	(71)出願人 00	0190688
.		新	光電気工業株式会社
(22)出顧日	平成12年3月3日(2000.3.3)	長野県長野市大字栗田字合利田711番地	
		(72)発明者 小	泉直幸
		長	野県長野市大字栗田字舎利田711番地
		新	光電気工業株式会社内
		(72)発明者 小	林 象一
		長野県長野市大字栗田宇舎利田711番地	
		新	光電気工業株式会社内
		(74)代理人 10	00091672
		弁	理士 岡本 啓三
		Fターム(参考) 5F044 KK02 LL11 LL15 QQ03 QQ04	
	•	RR18	

(54) 【発明の名称】 半導体装置及びその製造方法

(57)【要約】

【課題】 BGA等のパッケージに半導体索子を搭載した半導体装置において、プロセスの簡略化及びコストの低減化を図ると共に、多ピン化の要求に十分に応えることを目的とする。

【解決手段】 半導体装置10は、外部接続端子19を接続する配線パターン13が一方の面に形成された樹脂圏12を有する配線基板11と、突起状の電極端子16を有する半導体索子14とを備える。半導体索子14は、接着剤圏17を介して樹脂圏12の他方の面に接合され、その突起状の電極端子16は、接着剤圏17及び樹脂圏12を貫通して配線パターン13に接続されている。



【特許請求の範囲】

【請求項1】 樹脂層の片面に配線パターンを備えた配 線基板を形成する工程と、

1

前記配線基板の前記配線パターンが形成されている側の 面に絶縁膜を形成し、該配線パターンの端子形成部分に 対応する部分の絶縁膜に開口部を形成する工程と、

半導体素子が作り込まれている半導体基板の電極用パッ ドに突起状の電極端子を形成する工程と、

前記配線基板の前記配線パターンが形成されている側と は反対側の面に接着剤団を形成する工程と、

前記配線基板の接着剤局が形成されている側の面と前記 半導体基板の前記突起状の電極端子が形成されている側 の面とを対向させて、前記突起状の電極端子と前記配線 パターンの位置とが対応するように位置合わせし、加熱 及び加圧して、前記突起状の電極端子を、前記接着剤局 及び前記樹脂層を負通して前記配線パターンに接続する 工程と、

前記絶縁膜の開口部から還出している前記配線パターン の端子形成部分に外部接続端子を接合する工程とを含む ことを特徴とする半導体装置の製造方法。

【請求項2】 前記配線基板を形成する工程において、 樹脂層としてポリイミド又はポリエステルの樹脂フィル ムを用い、厚さを 50μ mから 75μ mの範囲内に形成 することを特徴とする請求項1に記載の半導体装置の製 造方法。

【請求項3】 前記絶縁膜に開口部を形成する工程において、該絶縁膜の材料として感光性の樹脂を用い、フォトリソグラフィにより開口部を形成することを特徴とする請求項1に記載の半導体装置の製造方法。

【請求項4】 前記突起状の電極端子を形成する工程において、該突起状の電極端子を、樹脂中に導電性粒子を60~95重量%含有させた導電性ペーストをスクリーン印刷によって前記電極用パッドに転写して形成することを特徴とする請求項1に記載の半導体装置の製造方法。

【請求項5】 前記外部接続端子を接合する工程の後に、半導体基板を少なくとも1個の半導体索子が含まれるように各半導体装置に分割する工程を含むことを特徴とする請求項1に記載の半導体装置の製造方法。

【請求項6】 請求項1から5のいずれか一項に記載の 半導体装置の製造方法によって製造された半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置及びその製造方法に係り、より詳細には、BGA(ボール・グリッド・アレイ)型のパッケージ構造あるいはチップ・サイズ・パッケージ(CSP)構造を有する半導体装置において、プロセスの簡略化、コストの低減化等を図るのに有用な技術に関する。

【従来の技術】従来、BGA型パッケージにLSI索子 等の半導体チップを搭載してなる半導体装置として、種 々の形態のものが提案されている。その一例として、図 1に示す形態の半導体装置がある。図1に例示される半 尊体装置において、1はパッケージとして供される配線 **基板を示し、この配線基板1としては、例えばポリイミ** ド樹脂やポリエステル樹脂等からなる樹脂層2の一方の 面(図示の例では上側)に鍔(Cu)の配線パターン3 が形成されたものが用いられる。また、4は半導体索子 (チップ)を示し、その電極端子5は、例えば金(A 10 u) のポンディングワイヤ6を介して基板上の配線パタ ーン3に電気的に接続され、一方、半導体チップ4の裏 面 (電極端子5が形成されている側と反対側の面)は、 接着剤7により樹脂層2に接着されている。つまり、配 **線基板1への半導体チップ4の搭載は、ワイヤボンディ** ングによる電極端子5と配線パターン3との電気的な接 続と、接着剤 7 によるチップ本体と樹脂層 2 との接合と によって行われている。

【0003】また、8は本装置を外部から保護するため 20 のエポキシ樹脂等からなる封止樹脂を示し、図示のよう に半導体チップ4、電極端子5、ポンディングワイヤ6 及び配線パターン3を覆うようにして配線基板1上に形成されている。一方、配線基板1の半導体チップ4が搭載されている側と反対側の面には、当該基板をマザーボード等に搭載する際に用いる外部接続端子(はんだバンプ等)9が設けられている。この外部接続端子9は、図示のように配線基板1を貫通するスルーホールTHを介して配線パターン3に、ひいては半導体チップ4に電気的に接続されている。

40 【0005】次に、配線基板1の必要箇所に接着剤7を 塗布し、この接着剤7により半導体チップ4を固定支持 すると共に、ボンディングワイヤ6により半導体チップ 4の電極端子5を樹脂層2上の配線パターン3に電気的 に接続する(半導体チップ4の搭載)。さらに、半導体 チップ4の端子形成面、配線パターン3等を保護するた めに封止樹脂8で封止する。この封止の手法としては、 典型的にトランスファモールドが用いられる。

【0006】 最後に、配線基板1の封止樹脂8で覆われている側と反対側の面(図示の例では下側)において、

10

20

30

3

し、リフローにより、配線パターン3に接続されるよう にはんだパンプ(外部接続増子9)を形成する。

[0007]

【発明が解決しようとする課題】上述したように従来 (図1)の半導体装置では、半導体チップ4の電極端子 5と外部接続端子9との電気的な導通をとるためには、配線基板(樹脂層2)に穴明け(スルーホールTHの形成)を行う必要があった。しかしながら、このような穴明け作業は極めて面倒であり、またそのために相当の時間を要するといった不利がある。つまり、製造プロセスが複雑化するといった問題があった。さらに、パンチング加工等による穴明け処理は、製造コストの増大を招くといった不利もある。

【0008】また、封止樹脂8で封止する典型的な手法としてトランスファモールドが用いられるが、この処理を行うに際しては細心の注意を払う必要がある。それは、樹脂の流れる勢いやその押圧によってボンディングワイヤ6の位置がずれたり、或いは場合によっては降り合うボンディングワイヤ6が接触して電気的にショートするおそれがあるからである。つまり、樹脂封止の作業についても、極めて面倒で相当の時間を要するといった問題があった。また、封止樹脂8を所定形状に成形するために金型(モールド)を必要とするため、製造コストが増大するといった不利もある。

【0009】さらに、外部接続端子9に接続される配線パターン3と半導体チップ4との電気的接続はワイヤボンディング接続によって行われているため、外部接続端子9を不都合無く設けられる箇所がボンディング領域(半導体チップ4を搭載する基板1の周辺領域)の近傍に限られるといった不利がある。そのため、近年の高密度実装に即した多ピン化の要求に十分に応えられないと

【0010】本発明は、上述した従来技術における課題に鑑み創作されたもので、プロセスの簡略化及びコストの低減化を図ると共に、多ピン化の要求に十分に応えることができる半導体装置及びその製造方法を提供することを目的とする。

[0011]

いった課題もあった。

起状の電極端子と前記配線パターンの位置とが対応するように位置合わせし、加熱及び加圧して、前記突起状の電極端子を、前記接着剤層及び前記樹脂層を貫通して前記配線パターンに接続する工程と、前記絶縁膜の開口部から露出している前記配線パターンの端子形成部分に外部接続端子を接合する工程とを含むことを特徴とする半

導体装置の製造方法が提供される。

【0012】また、本発明の他の形態によれば、上述した半導体装置の製造方法によって製造された半導体装置が提供される。本発明に係る半導体装置及びその製造方法によれば、半導体案子の電極端子と外部接続端子との電気的な導通は、その突起状の電極端子が接着剤層及び樹脂層を貫通して配線パターンに接触していることにより、確保される。つまり、従来のように半導体チップの電極端子と外部接続端子との電気的な導通をとるための配線基板の穴明け処理(スルーホールの形成)を必要としない。これによって、製造プロセスを簡略化することができ、また製造コストの低減化を図ることが可能となる。

【0013】また、半導体素子の電極端子及び配線パターンは外部に露出していないので、従来技術に見られたような保護用の封止樹脂が不要となり、またその成形用の金型(モールド)も不要となる。つまり、封止処理を必要としない。これは、プロセスの簡略化及びコストの低減化に寄与するものである。さらに、半導体素子の電極端子と配線パターン(外部接続端子)との電気的な接続ではなく、フリップチップ接続によって行われているので、外部接続端子の設置箇所が基板上のボンディング領域の近傍に限られるといった不利を招くことなく、基板面全体を端子形成領域として有効に使用することができる。つまり、外部接続端子の設置個数を相対的に増やすことができ、高密度実装に即した多ピン化を実現することが可能となる。

[0014]

【発明の実施の形態】図2は本発明の一実施形態に係る半導体装置の断面的な構成を模式的に示したものであり、特定的に、チップ・サイズ・パッケージ(CSP)構造の半導体装置の例を示している。本実施形態に係る40 半導体装置10は、基本的には、パッケージとして供される配線基板11と、配線基板11の一方の面に接着削層17を介して搭載された半導体素子(チップ)14と、配線基板11の他方の面に形成された保護膜としての絶縁膜18と、この絶縁膜18の開口部から突出するように設けられた外部接続端子としてのはんだバンプ19とを備えて構成されている。

【0015】配線基板11は、ベース基材としての樹脂 圏12の一方の面(図示の例では下側)に配線パターン 13が形成された構造を有している。樹脂圏12には、

こう あかでもこといて空間 もこしょりしょなほぼかかかっちょ

10

6

脂フィルムや、ガラスクロス(ガラス繊維)にポリイミド樹脂、ポリエステル樹脂等を含没させたフィルムなどが用いられる。樹脂周 12の厚さは、後述のプロセスから理解されるように、可及的に薄い方が望ましい。但し、配線基板 11 のベース基材としての役割を果たすのに十分な厚さは確保する必要がある。これを考慮して本実施形態では、樹脂圏 12として厚さが 50 μ m~ 75 μ mの薄いものを使用している。一方、配線パターン 13 の材料としては、典型的に氦(Cu)が用いられるが、更に導電性を高めるために、めっき等により金(Au)等の被覆を施すのが好ましい。

【0016】また、半導体チップ14の端子形成面(図示の例では下側)に設けられた電極用パッド15には、電極端子を構成する突起状の導電性バンプ16が形成されている。この突起状の導電性バンプ(電極端子)16は、その先端が接着剤層17及び樹脂層12を貫通して配線パターン13に接触している。つまり、半導体チップ14は、接着剤層17を介して配線基板11の樹脂層12に接合されていると共に、突起状の導電性バンプ(電極端子)16が接着剤層17及び樹脂層12を貫通して配線パターン13に電気的に接続されるように配線基板11に搭載されている(フリップチップ実装)。

【0017】導電性バンプ16の材料としては、樹脂中に導電性粒子を60~95重量%程度含有させた導電性ペーストが用いられる。樹脂としては、例えばボリエステル系、ポリイミド系、アクリル系、エポキシ系等のものが用いられ、導電性粒子としては、例えば金(Au)、銀(Ag)、銅(Cu)、ニッケル(Ni)、はんだ等の金属粒子が用いられる。また、導電性バンプ16の形態としては、上記の導電性ペーストにより形成したのの他に、ワイヤボンダーにより形成したバンプ(スタッドバンプ)や、めっきにより形成したバンプ(カッきバンプ)を用いてもよい。また、接着剤層17には、一般的なエポキシ系の接着剤が用いられ、形態としては、ペースト状又はフィルム状のものが用いられる。

【0018】また、絶縁膜18は、配線基板11の配線パターン13が形成されている側の面に、配線パターン13の端子形成部分に対応する部分が開口するように形成されている。本実施形態では、絶縁膜18の材料として感光性の樹脂、例えば感光性のソルダレジストを用いている。外部接続端子として供されるはんだバンブ19は、絶縁膜18の開口部から露出している配線パターン13の端子形成部分に電気的に導通するように接合されている。このはんだバンブ19は、本装置10をマザーボード等の実装用基板に実装するために用いられる。

【0019】以下、本実施形態の半導体装置10を製造する方法について、その製造工程を頃に示す図3及び図4を参照しながら説明する。先ず最初の工程では(図3

を作製する。これは、以下のようにして作製され得る。 例えば、樹脂圏 1 2 として、厚さが $50\mu m \sim 75\mu m$ のポリイミド樹脂フィルムの一方の面にポリイミド系の 熱可塑性接着剤が塗布されたテープを用意し、このテー プ(樹脂層12)の接着剤が塗布されている面に銅(C u) 箔を熱プレス接着した後、フォトリソグラフィによ り所要の配線パターン13を形成する。具体的には、銅 箔の上に感光性のレジストを塗布し、該レジストを配線 パターンの形状に従うようにパターニングし、さらにエ ッチングにより不要なCuを除去し、レジストを剥離し た後、錭(Cu)箔に金(Au)めっきを施す。この 際、銅(Cu)箔をめっきベース膜(給電層)として用 いることで、電解めっきにより鋼(Cu)箔上にAuの 被覆層を形成することができる。このような処理を経 て、樹脂間12の一方の面に所要の配線パターン13が 形成されてなる配線基板11が作製される。

【0020】次の工程では(図3(b)参照)、配線基板11の配線パターン13が形成されている側の面に、配線パターン13の端子形成部分に対応する部分が開口された絶縁膜(保護膜)18を、フォトリソグラフィにより形成する。例えば、配線基板11の配線パターン13が形成されている側の全面に感光性のソルダレジストを塗布し、さらに配線パターン13の端子形成部分の形状に従うように露光及び現像(ソルダレジスト層のパターニング)を行い、端子形成部分に対応する部分のソルダレジスト層に開口部を形成する。これによって、配線基板11の配線パターン13が形成されている側の面において、配線パターン13が形成されている側の面において、配線パターン13の端子形成部分が露出し、それ以外の部分がソルダレジスト層(絶縁膜)18によって覆われたことになる。

【0021】次の工程では(図3(c)参照)、最終的に個々のCSPに分割されるべき複数の半導体素子(チップ14)が予め作り込まれている半導体基板(ウエハ)20を用意し、このウエハ20上の各電極用パッド15に、本発明の特徴部分をなす突起状の導電性バンプ(電極端子)16を形成する。かかる突起状の導電性バンプ16は、例えば、ポリエステル系やポリイミドを名とでの樹脂中にAu、Ag、はんだ等の導電性粒子を60~95重量%程度含有させた導電性ベーストをスクリーン印刷によって各電極用パッド15上に転写することにより、形成される。このスクリーン印刷の際に用いるマスクとしては、例えば、厚さが25 μ m~50 μ mのポリイミドフィルムに、直径が30 μ m~60 μ mの買通孔をレーザ等により明けたものを用いることが好ましい

【0022】次の工程では(図3(d)参照)、ソルダレジスト層(絶縁膜)18が形成された配線基板11を、ソルダレジストM18が形成されている側を下にして吸着用の治具(図示せず)で保持した後、配線基板1

n intermediation of the companies of

(後の段階で硬化されて接着利用17となる。)を塗布する。さらに、この接着剤の上に、突起状の導電性パンプ(電極端子)16が形成されている側を下にしてウエハ20(半導体チップ14)を配置し、その導電性パンプ(電極端子)16と各々の配線パターン13とが対応するようにウエハ20(半導体チップ14)の位置合わせを行う。

7

【0023】なお、この工程ではペースト状の接着剤を **基板11上に塗布しているが、かかる形態に代えて、フ** ィルム状の接着剤を基板11上に貼り付けてもよい。フ ィルム状の接着剤については、プリプレグのようにBス テージ状態 (半硬化状態) にあるものを用いる必要があ る。次の工程では (図4 (a) 参照)、位置合わせが行 われた配線基板11及びウエハ20(半導体チップ1 4) に対し、加熱・加圧用の治具(図示せず)を用い て、約200℃の温度で加熱すると共に、図中矢印で示 すように加圧する。これによって、接着剤が硬化し(接 着剤耐17)、ウエハ20(半導体チップ14)の突起 状の導電性バンプ (電極端子) 16の先端が接着剤層1 7及び樹脂層12を貫通して配線パターン13に接触 し、同時に、接着剤層17を介してウエハ20(半導体 チップ14)と配線基板11の樹脂層12とが接合され る。これによって、各半導体チップ14は配線基板11 に搭載されたことになる(フリップチップ実装)。

【0024】次の工程では(図4(b)参照)、ウエハ20(半導体チップ14)が接合された配線基板11を、ソルダレジスト層(絶縁膜)18が形成されている側を上にして吸着用の治具(図示せず)で保持した後、ソルダレジスト層18の開口部から露出している配線パターン13の端子形成部分にはんだバンプ(外部接続端子)19を形成する。

【0025】これは、ソルダレジスト層18の開口部にはんだボールを配置し、リフローを行うことで実現される。これによって、はんだボールが開口部内を満たして配線パターン13の端子形成部分に電気的に導通し、ソルダレジスト層18の上側にボール状に突出したはんだパンプ19が形成される。なお、本実施形態では外部接続端子としてはんだパンプ19を用いているが、これに代えて金(Au)パンプを用いてもよい。

【0026】また、特に図示はしていないが、はんだボールをソルダレジスト層18の開口部内に配置する前に、はんだの濡れ性を向上させるために、当該開口部の内壁に錭(Cu)めっき等による導体皮膜を形成するようにすると好適である。最後の工程では(図4(c)参照)、ダイサー等により、破線で示すように分割線C-C'に沿って個々のCSPに分割し、本実施形態(図2)の半導体装置10を得る。

【0027】以上説明したように、本実施形態に係る半 導体装置10及びその製造方法によれば、半導体チップ 続端子(はんだパンプ)19との電気的な導通は、その 突起状の導電性パンプ16が接着剤居17及び樹脂居1 2を貫通して配線パターン13に接触していることによ り、確保される。つまり、従来技術(図1)のように半 導体チップの電極端子と外部接続端子との電気的な導通 をとるための配線基板の穴明け処理(スルーホールの形 成)を必要としない。これによって、製造プロセスの簡 略化及び製造コストの低減化を図ることができる。

【0029】さらに、半導体チップ14の電極端子16 と配線パターン13(外部接続端子19)とはフリップ チップ実装によって電気的に接続されているので、従来 のように外部接続端子の設置箇所が基板上のポンディン 20 グ領域の近傍に限られるといった不利を招くことなく、 基板面全体を端子形成領域として有効に使用することが できる。これによって、外部接続端子(はんだパンプ1 9)の設置個数を相対的に増やすことができ、ひいては 多ピン化に寄与することが可能となる。

【0030】なお、上述した実施形態では図3(a)~図4(b)に示す各処理をウエハ・スケールで行った後、個々のCSPに分割して半導体装置10を得るようにした場合について説明したが、半導体装置10を製造する方法はこれに限定されないことはもちろんである。例えば、ウエハ・スケールではなく、最初から個々のチップサイズに対応させて配線基板11を作製する工程(図3(a)と同様の工程)から始めて、最終的にはんだバンブ19を形成する工程(図4(b)と同様の工程)で終えるようにしてもよい。この場合、図4(c)の工程は不要である。

[0031]

30

【発明の効果】以上説明したように本発明によれば、製造プロセスの簡略化及び製造コストの低減化を図ることができると共に、多ピン化の要求に十分に応えることが可能となる。

【図面の簡単な説明】

【図1】従来技術の一例に係る半導体装置の構成を模式 的に示す断面図である。

【図2】本発明の一実施形態に係る半導体装置の構成を 模式的に示す断面図である。

【図3】図2の半導体装置の製造工程を示す断面図である。

【図4】図3の製造工程に続く製造工程を示す断面図である。

10

10…半導体装置

11…配線基板

12…樹脂層

13…配線パターン(端子形成部分を含む)

14…半導体索子(チップ)

15…億極用パッド

16…突起状の電極端子(導電性パンプ)

17…接着剤周


18…絶縁膜(ソルダレジスト層)

19…外部接続端子(はんだパンプ又はAuパンプ)


20…半導体基板(ウエハ)

【図1】


9



【図2】





【図3】




(b) when when dam when

【図4】







(b) 18 19 16 13 11 12 11 15 20(14)

